设CPU共有16根地址线,8根数据线,并用MREQ作为访存控制信号(低电平有效),用WR作读/写控制信号,现有芯片及各种门电路如下图所示,画出CPU与存储器的连接图,要求:(1)存储芯片地址空间分配为:4000H~47FFH为系统程序区,4800H~4BFFH为用户程序区。(2)指出选用的存储芯片类型及数量。(3)详细画出片选逻辑、地址线、数据线、读/写控制信号的连接。