第4个回答 2018-05-07
1.数字电路研发工具及开发软件.
步骤1.
芯鸿发( 厦门)电子有限公司
确认逻辑功能时采用的工具是FPGA板及Altera公司Quartus工具软件及Mentor公司的ModelSim做功能仿真寻找错误
芯鸿发( 厦门)电子有限公司
2.在上述工作确认完后使用Synopsys公司推出的Design Compiler(简称DC),转出逻辑电路的连接关系及Verilog的门级连接代码.
芯鸿发( 厦门)电子有限公司
步骤3.
用Synopsys公司推出的Primetime(简称PT)做静态时序分析,其目的在于寻找时序延误带来的错误及违备时序约束的错误.
芯鸿发( 厦门)电子有限公司
步骤4.用Cadence公司的Encounter软件完成数字电路的布局怖线版图设计(Auto Placement&Route),自动布局布线软件,用上述DC工具所转出的Verilog网表导入到Encounter软件后设置芯片怖局的物理约束,其物理约束的规则是由晶圆代工厂所提供,此一步骤完成后由仿真电路设计者及仿真电路布局者将此文件进行模数版图整合.
芯鸿发( 厦门)电子有限公司
2.模拟电路仿真及版图设计工具及流程
芯鸿发( 厦门)电子有限公司
步骤1.利用Cadence公司推出的 Virtuoso软件将原理图绘出.
芯鸿发( 厦门)电子有限公司
步骤2.利用Cadence公司推出的MMSIM中的ADE(Analog Design Environment)做仿真电路前仿真.
芯鸿发( 厦门)电子有限公司
步骤3.将已设计完的仿真电路连同已自动布局布线后的数字电路版图用Virtuoso中的Layout plus软件做数模拼接的版图设计.
芯鸿发( 厦门)电子有限公司
步骤4.用Mentor公司推出的Calibre公具做LVS跟DRC及用Layout plus工具做寄生参数提取后在用步骤2的ADE软件,做模数整合版图的后仿真,重复此动做直到芯片仿真结果达到规格的要求便可开掩膜进行流片动做.