以前用过Cadence,PowerPCB,自已只是前者用来原理图,后者画成PCB。用过ISE与QuartusII设计过FPGA。但真正的ASIC(IP)设计,有的说是硬核设计,多采用ARM。因为Cadence与ARM合作。以有用Cadence中的Virtuoso来设计集成电路版图(不知道是不是可以在PC中的XP上跑)。大学读完后是一片雾水,什么都学,但我想学一下从晶体管级到电路系统到版图绘制,到最终的晶片生产中的版图绘制。以前也用过Tanner画版图。现在我傻了!请大师指点!
版图设计可以参考下面的软件:
Cadence EDA软件
数字系统模拟工具Verilog-XL
电路图设计工具Composer
电路模拟工具Analog Artist
射频模拟工具Spectre RF
版图编辑器Virtuoso Layout
布局布线工具Preview
版图验证工具Dracula等
扩展资料:
利用EDA工具,电子设计师可以从概念、算法、协议等开始设计电子系统,大量工作可以通过计算机完成,并可以将电子产品从电路设计、性能分析到设计出IC版图或PCB版图的整个过程的计算机上自动处理完成。
Cadence Allegro系统互连平台能够跨集成电路、封装和PCB协同设计高性能互连。应用平台的协同设计方法,工程师可以迅速优化I/O缓冲器之间和跨集成电路、封装和PCB的系统互联,约束驱动的Allegro流程包括高级功能用于设计捕捉、信号完整性和物理实现。
由于它还得到Cadence Encounter与Virtuoso平台的支持,Allegro协同设计方法使得高效的设计链协同成为现实。
参考资料来源:百度百科-Cadence
参考资料来源:百度百科-eda (电子设计自动化)